FPGA DOĞRULAMA EĞİTİMLERİ

Bu eğitim Systemverilog dilinin özelliklerinin sistem doğrulama için sahip olduğu gelişmiş özelliklerinin anlatıldığı bir eğitimdir. Laboratuvar uygulamaları sayesinde teorik olarak anlatılan kavramlar ilişkin pekiştirmeler mümkün olmaktadır. Mevcut standart eğitim içeriğini aşağıda bulabilirsiniz. Bu konuda daha fazla bilgi için lütfen bizimle temasa geçiniz.

 

DOĞRULAMA

1. SystemVerilog ile Sayısal Sistem Doğrulama - Orta (5 Gün)

Bu eğitim Systemverilog dilinin özelliklerinin sistem doğrulama için sahip olduğu gelişmiş özelliklerinin anlatıldığı bir eğitimdir. Her bir dersi takip eden laboratuvar uygulamaları ile eğitim yapılmaktadır. Eğitim boyunca her gün bir lab oturumu düzenlenecektir. Bu eğitim için Mentor Graphics Questa simülasyon ortamına gereksinim duyulmaktadır. Bu kapsamda lisanslama ihtiyacı için bilgi verilmesi gerekmektedir. Eğitim kapsamında IEEE Standard for SystemVerilog dökümanının 2009 sürümü referans alınacaktır. Genel olarak aşağıdaki başlıklara değinilecektir.

İLETİŞİM
CDT Bilgi Teknolojileri
San. Tic. A.Ş.


Kavacık Mah. Özgür Cad.
Pan Plaza No:23/5
34810 Kavacık - Beykoz / İSTANBUL
Telefon :  + 90 (216) 322 66 22
Faks :  + 90 (216) 322 66 88
E-Posta :  info@cdtas.com.tr
HARİTA
© Copyright 2016 CDT Bilgi Teknolojileri San. Tic. A.Ş.
Developed by Fikir Kahvesi